中科芯集成电路有限公司董事长、党委书记李斌长期从事通信技术、集成电路研发和微电子技术研究，近日他在“2021全球十大工程成就暨2021全球工程前沿发布会”上指出，从经济学的角度来看，摩尔定律已经接近于失效，通用处理器算力的提升却已经到达瓶颈。以下为报告整理。 

　　算力提升面临困境 

　　当前一个基本的问题是摩尔定律是否已经失效？从现在的分析来看，28纳米后晶体管的单价已经无法实现摩尔定律规定的下降趋势，整体晶体管的单价最优点已经过去，甚至已经出现上翘的趋势。从28纳米往后到14纳米、7纳米，整个通用处理器即围绕CPU、超算以及GPU高算力芯片的整体性能提升趋势持续趋缓，从开始提升50%以上降到20%，甚至下降到低于10%。 

　　与此同时，每一代先进制程的演进都需要大量的技术革新，以实现整个晶体管制造新技术的出现。每一次大量的技术革新注入后，整个先进工艺会出现相应的良率，整体来看会一直处于一个相对比较困扰、偏低的状态。 

　　通过归一化计算，可以看出晶体管在先进工艺缺陷下导致的良率。从16纳米、14纳米往下，以250平方毫米作为规划的基本数据，能算出每平方毫米可获得有效良率的代价已处于上升的趋势。 

　　因此从经济学的角度来看，摩尔定律已经接近于失效，通用处理器算力的提升却已经到达瓶颈。应对摩尔定律失效有几个方法，包括新器件、新工艺、新架构和新方法。新器件可以使用新的材料来制作相关的器件；新工艺是在现有的晶体管层面上研制其他各种工艺手段，以实现新晶体管的制造；新架构包括存算、感算以及拟态计算；新方法是在领域和软件定义方面，我们想制定一些新的定义出来。 

　　但在这四个方面中，新器件在现阶段的适用性有限，因为成熟度较低，工艺也不稳定，离进入产业链、占据产业主导地位的时间还有很长的路；新方法技术成熟，但是上升趋势有限，新方法是基于现有技术的技术挖掘过程，其上限是有天花板的，因此我们更倾向于新工艺和新架构的研究；新工艺是在底层物理极限的情况下，打开设计空间，看能否找到更好的路径；新架构则是用新的设计空间来实现整体算力的提升。 

　　技术路径分析 

　　面向智能计算的存算一体技术，就是新方法加新架构的模式。传统的计算基本均为存算分离，大量数据在存储器中、大量计算要CPU处理，需要在数据和计算间进行大量数据的来回搬运。 

　　因此，芯片设计过程中经常会遇到传输瓶颈，比如要不停提高接口的速率，提高总线传输的速率和数据的分储率。存算一体是存储的同时也完成了计算，即参与运算的部分数据要以电阻值等物理形式存在存储器中。计算涉及存储器中特定的电路单元，计算时将数据输入到存储器，存储器自动完成相应的计算并读出数据即为运算结果。整个存算模式和经过训练后的智能计算模式非常相近，也是一个新的发展方向。 

　　存算一体的最关键之处在于使用何种存储器件，目前使用最多的存储器件是SRAM、DRAM和Flash，是整个微电子领域里实现最多的存储模式。往前追踪新的技术，包括MRAM目前也有相应的产品，铁电、相变、阻变存储器等，各种不同的技术路线都在推进各种存储介质的提升。 

　　到底选择哪种存储器件以实现存算一体，需要考虑每一种存储机制所涉及的存储模式。不同的技术路线各有千秋，处于百家争鸣的阶段，可能会导致出现根据不同的应用场景以及工艺程度，最终实现搭载在不同介质上的存算一体。 

　　目前，存算一体领域的研究热点集中在阻电这一存储器上，包括普渡大学、斯坦福大学、北京大学、清华大学、中科院等。产业界的创业热点仍然集中在Flash领域，Flash型存储器的生命周期还有很长一段时间，其性价比、利润比非常合适也合理。Flash未来还有着生命周期，被MRAM、RRAM取代仍需要一定时间。在Flash存算一体的芯片领域，包括美国Mythic公司、知存科技以及恒烁半导体等都做了相关工作并发表了论文。 

　　现阶段，存算一体的缺陷在于能支撑的运算类型较少。数据首先要存在存储器里，基本上实现的是加乘运算。但加乘运算是计算储量最基本的运算模式，正常情况下可以通过外围管理、处理以及相关的传输来实现。这种模式的优势在于计算方法与智能计算在实现训练完成后，能确定一个基本的参数体系，再通过随机的输入数据进行复合计算，这是非常好的模式。 

　　但这一计算方法也即该模型的参数规模会持续扩大，因而如何减少参数的传输将成为提升算力的关键。如果模型参数规模继续扩大，对传输的压力继续增大，又会回到我们面临的最大的问题——数据来回搬运所面临的瓶颈。 

　　全球研发与技术进展现状 

　　在面向智能计算的存算一体方面，工程前沿中的核心论文主要阐述国家里中国排在第一位，但是被引频次是第二位，平均被引频次则更低。这说明我国学术影响力仍然有待进一步提升，但也反映出整体存算一体的技术优势以及在核心论文方面已经有了很大的进步。 

　　同时在前沿论文的阐述机构中，中国的科研单位占据了四席，优势明显。深圳大学和中科院发表的论文篇数被引用的频次都非常高，说明在单个的技术点上，我国已经做出世界领先的成果。 

　　在施引论文方面我国位居第一，但后续我国的研究机构应该持续跟进。除了在学术投入外，最好还能在工程和产业方面提前进行结合，把应有场景导入进来，使目前的施引论文数所辐射出来的能量和相关的赋能指数继续提升。 

　　全球施引论文的产出机构中，排名前六位的均为我国科研机构，在进行持续研究的同时，我们也期待产生新的核心论文来指引工程相关的单位，能够在存算一体的工艺实现和相关技术方面做出探索。 

　　目前，在存算一体领域，国家间和机构间已经建立初步的合作网络。但合作网络之间的联系并不紧密，不同国家间、机构间的合作要明显弱于国家内部相关机构的合作。 

　　多芯粒集成技术具有优势 

　　芯粒设计和芯片三维堆叠系统的集成技术，是未来算力提升过程中工艺实现的手段和方法。芯粒和传统的裸芯片区别巨大。芯粒是一种特殊的裸芯片，它有特定功能和标准互连结构，多个芯粒可以在封装级进行组合并形成完整的微系统。这需要从“复用”的角度来考虑这一问题，芯粒单一使用次数相对而言比较多的，但还没有达到“复用”模式。 

　　比如将传统芯片视为一个单芯片，第一代骁龙其实是四颗芯片做成基础芯粒的过程。但是到第二代后，在这个小小的单颗芯片里已有两颗芯粒加上互连，实现了一个完整向芯粒化的芯片。第三代又把这两颗裸芯粒集成为一颗完整的芯片，然后再将这一颗完整的芯片作为一个芯粒与其他的芯粒一起，在标准总件、接口的调度下形成一颗完整的芯片。从这个推演过程中，可以看到芯粒的拆分和使用方法以及后续的“复用”方式。 

　　三维堆叠系统集成技术是多芯粒集成微系统的基本技术。通过多种微机械加工技术，在单颗芯片内用搭积木的方式将一些预先设定好的芯粒，按照长宽高三个纬度堆叠。整个过程中要考虑到实现的方法、集成规模、正确性以及相关的各种手段。 

　　多芯粒具有集成优势，用成熟工艺来实现芯粒可以有效降低成本。基于芯粒的集成并不依照摩尔定律只追求高功率线宽，第二个更小的裸芯片面积更小，对良率的提升具有非常大的价值。同时，不同的芯粒可以搭配不同的标准目标产品。只要在标准组件方向上有一些突破，能构造出不同模式、适应不同应用场景的产品就会非常有价值。 

　　但是产业化方面还面临着一些挑战，包括先进封装工艺、设计方法学以及互连协议与标准，还有可测性设计、产业链的分工和培育即如何获得大量成熟且经过充分测试验证的芯粒。而且在这个过程中需要形成一种模式，就是相互尊重对方的技术权益以及最终知识产权的保护机制和相关防护机制。 

　　我国芯粒与三叠技术整体的技术实力相对而言较强，专利的公开量与美国相同，中美两国总和远超其他国家，被引用量方面美国稍强。 

　　在堆叠技术主要的产出机构方面，虽然目前中国排名第一，但是大量的专利还是集中在台积电。英国的英维思公司虽然专利数量很少，公开量只有8 个，但被引数量非常高，说明其核心专利或核心技术有独到之处也，得到了更多学术机构的青睐。 

　　芯粒间的国家合作很少、机构间的合作也很少，说明在芯粒以及基于芯粒实现的相关微系统产品和高端产品方面，技术实用性很强，实现产品的路径较短，因此存在相关市场利益的重叠和冲突。目前整体技术推进方面属于分散状态，我国产学研用各个机构应抓紧布局，尽快实现我国整体技术合力的推进。 

　　多管齐下破题 

　　首先，面向智能计算的存算一体应该与算法和应用协同发展，发挥我国在人工智能方面，尤其是在智能算法和应用方面的一些优势，实现从器件到架构、算法、应用的整体协同。 

　　第二要推动多技术的路线并跑。其中包括多种技术路线，目前确实不能保证每一条路线都一定是正确的，应该有一个多赛道的同步进行，不要轻易放弃，同时多种技术路线应该加强交流、及时止损，找到最好的方法以降低试错的成本。 

　　第三要加强与多芯粒集成的技术合作，解决目前存算一体所支撑运算能力有限的困境。第四是加速产业化的进程，科研单位、存储器厂商及研究所、学术机构应加强合作，同时要用国产工艺来实现真实可用的存算一体器件，这也是我们应该仔细考虑的一个问题。 

　　同时在先进封装工艺方面，要考虑3D封装以及多芯粒集成微系统方面所需的各种技术，一定要避免重蹈在摩尔定律推进过程中，我国工艺持续落后于国际最先进水平的困境。在设计方法学和EDA工具方面也要做一些开发，在设计工具以及集成在其中的关键库和IP方面要提前做一些布局。 

　　此外，还要尽快形成符合我国实际情况的互连协议和标准，充分考虑到我国目前芯片的设计水平、封装水平、工艺制造水平，同时还有推动国内产业链的整合，通过建立标准以及政府整合科技投入的牵引，实现整个产业链上下游的整合。